이 논문은 부채널 공격에 대응하는 임계 구현(threshold implementation, TI) 기법에서, 그간 최적해가 알려지지 않았던 4비트 S-box 전치 함수군에 대해 처음으로 공유 수가 최적인 TI를 구성했다. 특히 암호학적으로 의미 있는 멱함수(power permutation) 계열의 무한 패밀리를 최초로 제시했으며, 대수적 차수 t를 갖는 모든 4비트 전치는 추가 난수 없이 t+1개의 공유만으로 직접적·균일한 1차 TI를 구성할 수 있음을 증명했다. 이 결과는 기존에 제기됐던 여러 추측과 주장이 틀렸음을 보였다. 경량 암호에 널리 쓰이는 4비트 S-box에 새로운 구현 대안을 제공한다는 점에서 실용적 의미가 있으며, 관련 구현은 깃허브에 공개됐다.
- •4비트 S-box에 대해 공유 수가 최적인 직접적·균일한 1차 임계 구현(TI)을 최초 제시
- •암호학적으로 의미 있는 멱함수 전치의 무한 패밀리를 처음으로 구성
- •대수적 차수 t인 모든 4비트 전치는 추가 난수 없이 t+1개 공유로 TI 구현 가능함을 증명
- •기존에 제기된 여러 관련 추측과 주장이 사실과 다름을 입증
- •구성한 임계 구현을 깃허브에 코드로 공개
0단 자동
AI가 규칙대로 쓰고 그대로 게시했습니다. 사람이 따로 보지 않았습니다.
- 규칙 판
- 규칙 판 도입 이전 기사입니다.
- 남기는 것
- 규칙 판 · 모델 · 시각
- 판 기록
- 아직 없습니다.
Optimal Threshold Implementations of all bijective 4-bit S-boxes and new Infinite Families
- 1.모든 4비트 전치 S박스에 대해 대수적 차수 t+1개 공유만으로 균일한 임계구현(TI) 달성
- 2.추가 난수 없이 글리치 방지·구성성을 보장하는 share-최적 단일단계 TI 최초 구현
- 3.거듭제곱 함수 계열의 최적 TI 부재 문제를 해결, 기존 여러 추측과 주장을 반증
- 4.경량 암호용 4비트 S박스 구현 코드를 깃허브에 공개
왜 중요한가?
사이드채널 공격 방어에 필수적인 임계구현이 그동안 일부 함수에만 가능했는데, 모든 4비트 S박스에 적용 가능한 범용 설계법이 나와 경량 암호 칩 구현에 바로 활용할 수 있게 됐다.
이 연구는 암호 시스템의 하드웨어 구현에 대한 사이드 채널 공격 방어를 위한 핵심 기술인 임계 구현(Threshold Implementations)의 최적화 방안을 다룹니다. 국내 IoT 기기, 스마트카드, 블록체인 하드웨어 지갑 등 물리적 보안이 중요한 분야에서 하드웨어 설계 단계부터 이러한 최신 방어 기술을 적극적으로 검토하고 적용하는 것이 중요합니다. 기술 발전의 흐름에 맞춰 보안 설계의 고도화를 모색할 필요가 있습니다.
본문 미리보기
Threshold implementations (TIs) are now an established class of side-channel countermeasures. Their underlying idea is simple and compelling: under mild, practical assumptions, they provide protection against glitches and allow composability. Yet our understanding of one-stage TIs with a minimal number of shares remains limited, both for cryptographically relevant families—particularly power functions—and for concrete small functions. In particular, until now, except for Feistel-constructions, n
전체 내용이 궁금하다면?
원문을 직접 읽어보세요
이 글이 만들어진 과정
- 11:24AI 초안
