국내 팹리스 파네시아가 메타와 공동 연구로 데이터센터 전체를 하나의 칩처럼 동작시키는 CXL 기반 차세대 AI 데이터센터(AIDC) 구조를 제시하고, 네이처 학술지 NREE에 초청 논문으로 게재했다. 새 구조는 CPU·가속기·메모리를 CXL 도메인으로 묶어 랙을 넘어서는 구간의 지연 편차를 최소화하며, 참조 구성 대비 CPU 1개당 관리 가속기 수는 8배(2→16개), 연결 도메인 규모는 최대 13배(최대 960개 가속기)로 늘어난다. 지연시간은 마이크로초급에서 수백 나노초급으로 최대 10분의 1까지 단축되고 장애 시 교체 단위도 서버 단위에서 부품 단위로 좁아진다. 국내 반도체 스타트업이 글로벌 빅테크와 공동 저자로 참여해 AI 인프라 확장성 문제에 새 해법을 제시한 사례로 평가된다.

• •CXL 개방형 표준 기반으로 랙 내부 수준의 예측 가능성을 랙 간 연결까지 확장
• •참조 구성 대비 CPU당 가속기 수 8배(2→16개), 연결 도메인 최대 13배(최대 960개 가속기)로 확대
• •지연시간을 마이크로초급에서 수백 나노초급으로 최대 10분의 1 단축, 장애 교체 단위도 서버에서 부품 단위로 축소
• •하이 팬아웃 스위치·패브릭 컨트롤러·링크 가속 유닛 등 전용 하드웨어와 광통신 기반 거리 확장 기술 결합
• •전 세계 반도체 스타트업 최초로 네이처 리뷰 학술지(NREE) CXL·AIDC 분야 초청 논문 집필, 핵심 부품 실리콘 구현·실증까지 완료