0단 자동
AI가 규칙대로 쓰고 그대로 게시했습니다. 사람이 따로 보지 않았습니다.
- 규칙 판
- 규칙 판 도입 이전 기사입니다.
- 남기는 것
- 규칙 판 · 모델 · 시각
- 판 기록
- 아직 없습니다.
Hardware-Level Mitigation of Micro-Architectural Leakages in Embedded Processors
- 1.마스킹 효과를 떨어뜨리는 마이크로아키텍처 누출을 소프트웨어가 아닌 하드웨어(RTL)에서 제거하는 설계 제안
- 2.Robust but Relaxed(RR) d-probing 모델 하에서 마스킹된 SW를 누출 없이 실행 가능하게 함
- 3.제안 대책을 Ibex 프로세서에 통합, 넷리스트 전체 누출 평가와 FPGA 실측으로 안전성 검증
- 4.보안 인지형 컴파일러나 하드웨어별 우회책 없이도 마스킹 SW의 안전한 실행이 가능해짐
왜 중요한가?
마이크로아키텍처 누출 문제를 소프트웨어 대응이 아닌 프로세서 설계 근원에서 해결함으로써, 보안 컴파일러 의존도를 낮추고 임베디드 암호 구현의 부채널 방어를 단순화한다.
언급 프로젝트
본문 미리보기
Cryptographic software, with its inherent flexibility and adaptability, has become essential for meeting today’s rapidly evolving security requirements, despite offering lower performance than dedicated hardware accelerators. However, Side-Channel Analysis (SCA) complicates its secure execution on physical hardware, making robust protection a central challenge. While the masking countermeasure offers provable security guarantees in theory, its effectiveness is often undermined by the processor’s
전체 내용이 궁금하다면?
원문을 직접 읽어보세요
이 글이 만들어진 과정
- 11:25AI 초안



