High-Performance FPGA Accelerator for the Post-quantum Signature Scheme CROSS | AIChainDay

0단 자동

AI가 규칙대로 쓰고 그대로 게시했습니다. 사람이 따로 보지 않았습니다.

규칙 판: 규칙 판 도입 이전 기사입니다.
남기는 것: 규칙 판 · 모델 · 시각
판 기록: 아직 없습니다.

블록체인2025년 6월 19일AI 점수: 60%

High-Performance FPGA Accelerator for the Post-quantum Signature Scheme CROSS

출처:IACR ePrint (암호학)

AI 인사이트

개발자

1.NIST 추가 서명 2라운드 후보인 코드 기반 CROSS의 최초 하드웨어(FPGA) 설계 발표
2.거절 샘플링을 2차원 병렬화하고 시프트+덧셈만 쓰는 DSP-free 모듈러 축소 회로 구현
3.Artix-7에서 키생성 8~148µs, 서명 338µs~4.62ms, 검증 303µs~3.27ms 달성
4.LESS·MEDS·MAYO 등 경쟁 후보 대비 최소·최속급, ML-DSA 등 표준 선정안과도 대등

왜 중요한가?

NIST 추가 서명 표준화에서 하드웨어 구현 가능성은 후보 생존의 핵심 평가 축인데, CROSS가 표준 선정작(ML-DSA급)과 대등한 FPGA 효율을 보임으로써 코드 기반 서명의 실용성 논거를 크게 보강했다.

언급 프로젝트

CROSS NIST Xilinx Artix-7 ML-DSA

본문 미리보기

In October 2024, the National Institute of Standards and Technology announced the second round candidates of its standardization effort for additional post-quantum signatures. One of these candidates is CROSS, a code-based scheme relying on the restricted syndrome decoding problem. In this work, we present the first hardware design of CROSS, delineating efficient implementation strategies for the critical components of the cryptographic scheme. Our architecture parallelizes rejection sampling i

전체 내용이 궁금하다면?

원문을 직접 읽어보세요

원문 보기