자동화된 매크로 배치는 VLSI 물리 설계의 근본적 난제로, 수십 년간의 연구에도 불구하고 기존 접근법은 대부분 추정 배선 길이 같은 수작업 대리 목표를 최적화하며 시각적 레이아웃 맥락, 성문화된 설계 전문지식, 후속 물리설계 피드백을 하나의 루프로 통합하지 못했다. 연구팀은 매크로 배치를 블랙박스 최적화가 아닌 폐루프 추론 문제로 재정의하는 검증자 유도 멀티에이전트 프레임워크 PlaceReasoner-Beta를 제시했다. 비전-언어모델 플래너가 플로어플랜 이미지·매크로 사양·연결 구조로부터 후보 배치를 생성하면, 기하학적 검증자가 물리적 합법성과 전문가 배치 원칙을 강제하고, 물리적 검증자가 초기 구현 피드백으로 후보를 정제하며, 포스트라우트 최적화기가 최종 PPA를 활용해 유망한 레이아웃을 더 개선한다. 오픈 RTL 설계로 구축한 완전 공개 벤치마크에서 PlaceReasoner-Beta는 정사각형 과제 전체에서 DRC 클린 방법 중 최고 타이밍을 달성해 포스트라우트 TNS를 1:1에서 61.2%, 2:1에서 53.0% 줄였고, 배선 길이를 명시적으로 최적화하지 않았음에도 대부분의 설계에서 라우팅된 배선 길이도 단축시켰다.

• •PlaceReasoner-Beta는 매크로 배치를 블랙박스 최적화가 아닌 폐루프 추론 문제로 재정의한 멀티에이전트 프레임워크다
• •비전-언어모델 플래너, 기하학적·물리적 검증자, 포스트라우트 최적화기로 구성된 검증자 유도 파이프라인이다
• •완전 공개 벤치마크에서 정사각형 과제 전체 DRC 클린 방법 중 최고 타이밍을 기록하며 포스트라우트 TNS를 최대 61.2% 줄였다
• •배선 길이를 명시적으로 최적화하지 않았음에도 대부분 설계에서 라우팅된 배선 길이까지 단축시켰다