TETRIS: Automated Design Space Exploration of Randomness–Latency Trade-offs in Masked Hardware | AIChainDay

0단 자동

AI가 규칙대로 쓰고 그대로 게시했습니다. 사람이 따로 보지 않았습니다.

규칙 판: 규칙 판 도입 이전 기사입니다.
남기는 것: 규칙 판 · 모델 · 시각
판 기록: 아직 없습니다.

블록체인2026년 6월 23일AI 점수: 50%

TETRIS: Automated Design Space Exploration of Randomness–Latency Trade-offs in Masked Hardware

출처:IACR ePrint (암호학)

AI 인사이트

개발자

1.가젯 기반 마스킹 하드웨어의 랜덤성-지연시간 트레이드오프를 구조적으로 분석하는 자동 설계공간탐색(DSE) 도구 TETRIS 제안
2.랜덤성 제약하 지연 최소화(MLRC)와 지연 제약하 랜덤성 최소화(MRLC), 서로 쌍대인 두 알고리즘 도입
3.PINI(Probe-Isolating Non-Interference) 가젯의 구조를 활용해 SAT 기반 전역 최적화 없이 휴리스틱으로 해결
4.기존 SAT 기반 최신 도구 대비 밀리초 미만 시간에 동등하거나 더 나은 면적 결과, 최대 수 자릿수 속도 향상 달성

왜 중요한가?

사이드채널 공격에 대응하는 마스킹 하드웨어 설계에서 무거운 SAT 전역 최적화 대신 구조 기반 휴리스틱으로 설계 시간을 수 자릿수 단축시켜, 실제 칩 설계 파이프라인에 마스킹 최적화를 통합하기 쉬워진다.

언급 프로젝트

TETRIS

본문 미리보기

Given a fixed security order, the randomness and latency of masked hardware present a trade-off. This trade-off has not been structurally examined well enough to enable an efficient search for a user-optimal (randomness/latency-efficient) masked design. Gadget-based masking simplifies masking by replacing each unmasked primitive circuit with a corresponding masked circuit, called a \textit{gadget}, to realize a larger masked design. These gadgets, in turn, have masking-order-dependent latency-ra

전체 내용이 궁금하다면?

원문을 직접 읽어보세요

원문 보기