LLM 에이전트가 칩 설계에 점점 더 활용되고 있지만 대부분의 기존 접근법은 RTL 수준에서 직접 작동한다. 연구팀은 에이전트가 더 높은 수준의 추상화를 활용해 더 나은 칩을 설계할 수 있는지 질문하며, 직접 RTL 설계·에이전트 기반 HLS 설계·컴파일러 이후 HLS 정제·HLS 이후 RTL 정제를 비교하고, 에이전트 기반 HLS 설계와 HLS 이후 RTL 정제를 결합한 AHRR(RTL 정제를 포함한 에이전트 기반 HLS)을 제안했다. FPGA를 실용적이고 배포하기 쉬운 종단간 평가 플랫폼으로 사용했으며, 연구한 설계 흐름 트레이드오프는 대상 기술에 크게 좌우되지 않는다고 밝혔다. 11개 과제로 구성된 다양한 벤치마크 스위트에서 AHRR은 직접 RTL 설계 대비 기하평균 2.6배의 속도 향상을 달성했다. 사례 연구는 HLS가 에이전트가 활용할 수 있는 설계 지식을 추상화로 압축하고, RTL 정제가 더 낮은 수준의 최적화 기회를 회복시켜 준다는 것을 보여준다.

• •직접 RTL 설계와 여러 HLS 기반 접근법을 비교해 에이전트 칩 설계에서 추상화 수준의 효과를 검증했다
• •AHRR은 에이전트 기반 HLS 설계와 HLS 이후 RTL 정제를 결합한 워크플로다
• •11개 과제 벤치마크에서 AHRR은 직접 RTL 설계 대비 기하평균 2.6배 속도 향상을 달성했다
• •HLS는 에이전트가 활용 가능한 설계 지식을 추상화하고 RTL 정제는 저수준 최적화 기회를 회복시킨다